ポスト
第二回半導体お勉強会クイズ 【第二問】 ESD保護素子の問題。ゲート•ソースショートでGND接続したGG-NMOS保護において、①の構造は耐量が低く保護性能未達 理想的な②のようなサージ保護動作波形にするには、①をどのような構造に改良すればよいか答えよ ✴︎シリサイドは使用しない 解答期限6/22迄 pic.twitter.com/7KTciOhtGW
メニューを開くみんなのコメント
メニューを開く
解答です ・Vhをあげる LNPNのhFEを下げる→ポリ幅を太くする。そうすると保護回路がbkdwnしにくくなるのでESDインプラを追加。濃度はN-driftよりも少し高めでxjも深く、S/Dマスクを使う。変更前と同じくらいのBVdssねらい。
メニューを開く
解決すべき問題点 ・ESD保護素子が破壊して目標未達 評価結果 1：I-V見るとVh1が低い 2：おそらくfingerが一部しか動作せずエネルギー集中による破壊 でも保護素子としてはいい働きしていそう（自分が壊れているけど） どーせ破壊箇所はN-上部のLOCOS端
メニューを開く
今回の問題は、パワ半専門ではない人でも参加できるような問題にしていますので、奮ってご参加ください（忙しいし、疲れてるのに、しかも参加して火傷するリスクも高いのに誰がやるか！←ごもっとも 参加者には大きな敬意を✨ ヒント 寄生動作の理解、熱破壊を防ぐために構造的に何をすべきか、デッス
メニューを開く
はい 質問です。 1）これはESD保護素子ですか？それともBufferですか？ 2）改善にあたってマスク追加、インプラ条件変更は認められますか？ 3）GGNMOS限定でありGCNMOSは認めない、ですか？ 4）I-Vが縦ののこぎり状にする改善は本質的ですか？ 5）Vhのみの記載でIt2に関する記載が無いのはなぜ？
